Tổng quan về máy gắn chip

Để giành được một chỗ đứng trong thị trường cạnh tranh khốc liệt hiện nay, các nhà sản xuất sản phẩm điện tử phải không ngừng tìm cách giảm giá thành sản phẩm và thời gian giới thiệu sản phẩm, đồng thời không ngừng nâng cao chất lượng sản phẩm mới. Ngoài việc cải tiến quy trình và quy trình sản xuất, các nhà sản xuất sản phẩm điện tử cũng phải khuyến khích các nhà sản xuất thiết bị bán dẫn kết hợp nhiều chức năng hơn vào các mạch tích hợp lập trình thu nhỏ (PIC). Vì vậy, đối với việc thiết kế và sản xuất các sản phẩm điện tử cao cấp, chúng tôi thấy rõ một con đường có kích thước nhỏ hơn, chức năng mạnh hơn và giá thấp hơn. Trong bối cảnh này, các mạch tích hợp lập trình được ngày nay có nhiều chân, chức năng mạnh mẽ và hình thức lắp ráp sáng tạo. Tuy nhiên, các nhà sản xuất sản phẩm điện tử muốn sử dụng các thiết bị PIC mới nhất phải khắc phục một số vấn đề gặp phải trong quá trình lập trình. Nói một cách đơn giản, để lập trình thành công các thiết bị PCI, bạn cần học một số phương pháp mới. Fu Haoyun cung cấp hỗ trợ kỹ thuật cho các máy định vị JUKI đại lục.
Bối cảnh ngành
Đối với các thiết bị PIC, trước đây, bao bì DIP, PLCC hoặc SOIC thường được sử dụng. Tuy nhiên, với nhu cầu ngày càng tăng về các sản phẩm nhỏ gọn và hiệu suất cao, cần có các thiết bị PIC tiên tiến hơn. Các thiết bị bộ nhớ flash có sẵn trong các gói SOP, TSOP, VSOP, BGA và micro-BGA. Bộ vi điều khiển, CPLD và FPGA hiệu suất cao có sẵn trong các gói QFP, BGA và micro-BGA với số lượng chân cắm dao động từ 44 đến hơn 800.
Do số lượng chân cắm cao và hệ số dạng nhỏ, hầu hết các thành phần này chỉ có sẵn ở dạng gói có bước cao độ nhỏ. Các bộ phận bước cao có các chốt rất dễ vỡ với khoảng cách chỉ 0,508mm (20 mils) hoặc hầu như không có khe hở. Điều này đã dẫn tới việc sử dụng các thiết bị PIC để giải quyết thách thức này. Các thiết bị PIC có mật độ cao và hiệu suất cao thường đắt tiền và yêu cầu thiết bị lập trình chất lượng cao cũng như khả năng kiểm soát quy trình tuyệt vời để giảm thiểu phế liệu thành phần.
Các thành phần cao độ gần như chắc chắn sẽ gặp phải mối đe dọa từ hiện tượng đồng phẳng và các dạng hư hỏng chốt khác trong quá trình lập trình thủ công. Nếu các chân bị hỏng, nó có thể gây ra vấn đề về độ tin cậy của các mối hàn, điều này sẽ làm tăng tỷ lệ lỗi trong quá trình sản xuất. Tương tự, các thành phần có mật độ cao thực sự sẽ mất nhiều thời gian hơn để lập trình, điều này sẽ làm giảm hiệu quả sản xuất.
Lập trình trên bo mạch
Người dùng thiết bị PIC tiên tiến phải đối mặt với một lựa chọn khó khăn: gặp rủi ro về chất lượng và sử dụng chương trình thủ công? Hoặc tìm phương pháp lập trình thay thế loại bỏ phương pháp chạm thủ công?
Để đạt được mục tiêu sau, các nhà sản xuất ban đầu bắt đầu sử dụng lập trình trên bo mạch (OBP). OBP là một phương pháp đơn giản để lập trình PIC sau khi nó được gắn trên bảng mạch in (PCB). Nói chung, việc kiểm tra hoặc kiểm tra chức năng được thực hiện trên bảng mạch. Bộ nhớ flash, Bộ nhớ chỉ đọc có thể lập trình có thể xóa bằng điện (EEprom), thiết bị CPLD dựa trên EEprom, thiết bị FPGA dựa trên EEprom và bộ vi điều khiển có bộ nhớ flash tích hợp hoặc EEprom đều được lập trình ở dạng OBP.
Phương pháp phổ biến nhất để triển khai OBP nhằm đáp ứng các yêu cầu của bộ nhớ flash và bộ vi điều khiển là sử dụng lập trình thiết bị kiểm tra tự động (ATE) với sự trợ giúp của thiết bị cố định trên giường đinh. Các thiết bị logic rất phức tạp để lập trình và không phù hợp với lập trình cơ bản ATE.
Công nghệ OBP mới dựa trên đặc tả ban đầu của IEEE để hỗ trợ thử nghiệm cho thấy một tương lai đầy hứa hẹn. Thông số kỹ thuật, được gọi là IEEE 1149.1, chỉ định một loạt các giao thức quét ranh giới đã được sử dụng trong nhiều phương pháp lập trình PIC.
Nếu các nhà sản xuất sản phẩm điện tử muốn sử dụng phương pháp lập trình IEEE 1149.1, họ phải dựa vào các công cụ bảo vệ quyền sở hữu trí tuệ do nhiều nhà sản xuất chất bán dẫn khác nhau cung cấp. Nhưng lập trình bằng công cụ của họ rất chậm. Ngoài ra, do bản năng bảo vệ tài sản trí tuệ nên mỗi công cụ được giới hạn ở thiết bị được sử dụng bởi một người dùng. Đây là một nhược điểm lớn nếu các thiết bị PIC trên bảng mạch được nhiều người dùng sử dụng.
Tóm lại, sử dụng phương pháp OBP có thể loại bỏ hiện tượng xử lý thiết bị thủ công và lập trình vào thử nghiệm, cũng như làm chậm quá trình sản xuất sản xuất. Tuy nhiên, thời gian cần thiết để lập trình cũng có thể chậm.
Lập trình ghim trên đĩa ATE
Thiết bị ATE ban đầu được sử dụng để thực hiện kiểm tra nội mạch của các cụm PCB nhằm phát hiện các khuyết tật như vết hở và vết ngắn, các bộ phận bị thiếu và các bộ phận không thẳng hàng xảy ra trong quá trình sản xuất. Thiết bị cố định ghim trên đĩa là các thiết bị đầu cuối thử nghiệm có lò xo được cấu hình theo mảng, tạo thành giao diện cơ và điện giữa PCB và mạch điều khiển tín hiệu của thiết bị kiểm tra ATE.
Sau khi PCB được kết nối chắc chắn với thiết bị cố định ghim trên đĩa, mạch điều khiển tín hiệu của thiết bị kiểm tra ATE sẽ gửi tín hiệu lập trình đến PIC của thiết bị mục tiêu thông qua thiết bị cố định ghim trên đĩa và PCB. Ngoài việc kiểm tra các lỗi cơ học, thiết bị ATE còn có thể được sử dụng để lập trình cho các thiết bị PIC. Quy trình lập trình và xóa các thành phần được nhúng trong quy trình kiểm tra bảng mạch để lập trình cho thiết bị mục tiêu.
Lập trình quét ranh giới IEEE 1149.1
Để tăng mật độ và độ phức tạp của các cụm PCB, việc thử nghiệm các bo mạch và linh kiện gặp khó khăn lớn, đặc biệt đối với các cụm PCB có không gian hạn chế. Để giải quyết vấn đề này một cách hiệu quả, một giao thức kiểm tra quét ranh giới (IEEE 1149.1) đã ra đời.
Tiêu chuẩn thử nghiệm IEEE 1149.1 có thể lập trình các thiết bị logic hoặc thiết bị bộ nhớ flash trên các bảng mạch đã lắp ráp thông qua một thiết bị thông minh bên ngoài. Thiết bị lập trình này tạo thành giao diện kết nối với bảng mạch thông qua cổng truy cập thử nghiệm tiêu chuẩn (Test Access Port, viết tắt là TAP). Tất cả những điều này đòi hỏi phải sử dụng các thiết bị điều khiển phần cứng JTAG, hệ thống phần mềm JTAG, bảng mạch PCB tương thích với JTAG và cổng truy cập thử nghiệm bốn dây.
Công việc quét ranh giới có thể được thực hiện bằng thiết bị lập trình bảng mạch chuyên dụng hoặc một lựa chọn khác là sử dụng một số công cụ được cung cấp bởi các công ty như GenRad, Hewlett-Packard và Teradyne ATE testing tại Hoa Kỳ để lập trình quét ranh giới IEEE 1149.1 có thể thực hiện được. được thực hiện trên thiết bị kiểm tra ATE.
Một trong những lợi thế lớn nhất của việc sử dụng tiêu chuẩn IEEE là nó có thể lập trình nhiều loại linh kiện được cung cấp bởi các nhà cung cấp khác nhau trên cùng một PCB. Điều này có thể làm giảm thời gian lập trình tổng thể và đơn giản hóa quá trình sản xuất.
Thiết bị lập trình tự động (AP)
Công nghệ PIC tiếp tục phát triển, do đó thiết bị và công nghệ lập trình tự động mới theo kịp. Ví dụ: thiết bị lập trình bước tinh tự động ProMaster 970 của Data I/O có thể lập trình các thiết bị PIC ở các định dạng gói nâng cao, bao gồm BGA, micro BGA, SOP, VSOP, TSOP, PLCC, SON và CSP. Các tiêu đề chọn và đặt kép (PNP) và ổ cắm 8, 10 hoặc 12-chân tùy chọn có thể tối đa hóa hiệu quả của thiết bị. Thiết bị lập trình cũng có thể liên quan đến việc kiểm soát chất lượng của thiết bị. Ví dụ, các vấn đề về đồng phẳng và hư hỏng chân cắm hầu như không tồn tại vì hệ thống quan sát bằng laser tích hợp có thể đảm bảo vị trí thiết bị rất chính xác.
Lập trình cụm tự động thường có thể nhanh hơn lập trình ATE từ 5 đến 10 lần do có nhiều giao diện lập trình và cấu hình thiết bị PNP. Một lần nữa, những công cụ lập trình này được thiết kế dành riêng cho lập trình chứ không phải dành cho bảng mạch hoặc chức năng thử nghiệm nên chúng có thể cung cấp chất lượng lập trình rất tốt.
Các thiết bị PIC bước cao có thể rất đắt tiền, vì vậy nếu tỷ lệ hư hỏng trong quá trình sản xuất có thể giảm xuống thì điểm hòa vốn của nhà sản xuất sẽ được cải thiện đáng kể. Hệ thống lập trình tự động có thể áp dụng cho hầu hết các thành phần cũng rất linh hoạt và có thể thích ứng với các dạng thiết bị đóng gói tiên tiến. Sự kết hợp giữa năng suất cao, chất lượng cao và tính linh hoạt đã dẫn đến giá lập trình sẵn có thấp nhất cho mỗi thiết bị, thường thấp hơn 20% giá lập trình ATE.